삼성전자가 여러 개의 반도체 칩을 쌓을 때 부피를 크게 줄일 수 있는 신개념 반도체 패키지 기술을 개발했다고 13일 밝혔다. 레이저로 여러 장의 웨이퍼를 관통하는 구멍을 뚫어 칩을 직접 연결하는'관통전극형 접속 방식'을 업계 처음 실용화했다는 것이다.
종전엔 칩을 쌓을 때 금속 배선을 사용해 칩 위 아래로 수십 마이크로미터(㎛, 100만분의 1m)의 틈이 필요했다. 이동호 수석(반도체총괄 메모리사업부)은 "새 기술을 활용하면 이러한 연결 공간이 필요 없어 전체 두께는 30% 줄고 동작 속도는 30% 빨라진다"고 말했다. 실제로 이 회사는 이날 50㎛ 두께의 2기가비트(Gb) 낸드 플래시 칩 8개를 쌓으면서 전체 두께는 560㎛에 불과한 16Gb의 제품을 선보였다. 삼성전자는 16건의 특허를 국내외에 출원하고 내년 초부터 이 기술을 적용한 초소형 낸드 플래시 메모리 카드를 대량 생산하기로 했다.
김창우 기자
